外媒报导，新思科技（Synopsys）公布旗下LPDDR6内存接口IP已经在台积电N2P制程完成芯片上机测试（silicon bring-up），意味新一代低功耗步履内存技能迈入要害验证阶段。
该设计于测试中实现86 GB/s带宽，切合国际半导体尺度协会（JEDEC）最新LPDDR6规范，显示此技能已经能于进步前辈制程情况中不变运作。
新思科技重要提供芯片设计所需的模仿、验证与授权模块。 这次完成硅测的 LPDDR6 IP 包罗节制器（controller）与物理层接口（PHY interface）两部门。 节制器卖力JEDEC和谈与时序治理，而PHY则建构在台积电N2P的金属仓库与I/O库之上，确保于高频作下仍维持低功耗与讯号完备性。
所谓「silicon bring-up」，是指芯片设计于完成软体模仿后，初次在实体晶圆上上电验证的阶段。 这代表IP模组的电路架构已经经进入实体测试，但还没有整合至完备体系芯片中。 新思科技暗示，这次验证成果显示LPDDR6节制器与PHY于N2P制程上能到达预期机能，为后续客户导入SoC设计奠基基础。
今朝市场主流仍以 LPDDR5/LPDDR5X 为重要规格，运用在智能手机与笔电平台。 这些内存颗粒由三星、SK海力士、美光等厂商以自家制程出产，夸大高速与低功耗。 LPDDR6 则是由国际半导体尺度协会JEDEC制订的新一代步履内存尺度，传输速度最高可达 14.4Gb/s，能年夜幅晋升 AI 手机与边沿装备的数据处置惩罚效率。
按照 Synopsys 说法，该 LPDDR6 IP 可撑持每一脚位速度 10.667Gb/s，理论峰值可达 14.4Gb/s（约 115GB/s 带宽），比 LPDDR5 世代晋升跨越 30%。 凭藉台积电N2P制程的高密度与低功耗特征，新技能可望运用在AI手机、边沿运算装配与超轻量笔电，成为支撑装配端AI（on-device AI）运算的新基础。
业界不雅察指出，新思科技与台积电于N2P节点上完成LPDDR6 IP验证，意味SoC厂商将能更快导入新一代内存尺度。 将来于体系接口兼容性与验证流程上，台积电与 EDA 业者的主导力将较着晋升。 跟着SoC制程与节制IP若以台积电为主流，存储器厂必需确保自家LPDDR6颗粒能彻底兼容，测试与认证成本也将提高。
今朝LPDDR6技能仍处在IP验证阶段，估计2026年正式导入商用平台。 跟着新思科技与台积电连续扩展进步前辈制程IP结构，步履存储器尺度正迈向10Gb/s时代，而晶圆代工与EDA生态于将来步履运算的影响力，将进一步逾越传统存储器厂，成为驱动新世代AI平台的要害气力。
-G22恒峰